图已经画好：三块面板分别是**原理图接法**、**俯视布局**和**四种会让收益归零的摆法**，并标注了高频回流路径。
核心一句
**收益全在“环面积”上**：从负载 VDD 引脚出发，经电容、地过孔、地平面再回到引脚，这个圈的周长越短，Z(f) 越低。所以 C4 必须离开电源入口，嵌进负载引脚的那个小框里。
落位规则（照做即可）
1. 一颗 100nF 配一个电源脚。** 不要一颗管全场；负载有 4 个 VDD 脚就放 4 颗 C4，10µF 每 2–3 个脚共享一颗。
2. C4 与 VDD 引脚同层、≤2mm**，中间不许有分支、T 点或过孔。铜箔要**穿焊盘**（pad-in-line）：进焊盘、出焊盘，电流不绕路。
3. 每颗电容的地焊盘贴 2 个过孔**（≤0.3mm，或盘中孔），直接下地平面，**不与别的电容共用过孔、不串地走线**。
4. 顺序固定**：芯片 → C1(22µF) → C3(10µF) → C4(100nF) → 引脚。容值越小离引脚越近，因为它的有效频段最高、最怕电感。
5. 地平面连续**，3V3 铜箔正下方就是地，不跨分割、不用“地走线”当回流。
6. C3 跟着 C4 待在负载侧**（离引脚 5–15mm 内就够），不要留在电源入口和 C1 挤在一起，那正是原图现在的状态。
为什么差这么多（同一颗 0402 100nF）
| 装法 | 回路总电感 | 自谐振 | Z @ 50 MHz |
|---|---|---|---|
| 贴脚／盘中孔，≤1mm | 0.7 nH | 19 MHz | **0.22 Ω** |
| 2mm 走线 + 单孔 | 3.0 nH | 9 MHz | 0.94 Ω |
| 5mm 走线／背面长孔 | 6.6 nH | 6 MHz | 2.1 Ω |
| 干脆不放，只靠 22µF | 1.5 nH | 2.8 MHz | 0.47 Ω |
注意最后两行：**摆错的 100nF 比不摆还差**。它的支路电感一旦超过大电容，50MHz 以上就完全被 22µF 旁路掉，只剩一颗多出来的谐振峰。
